半導體芯片產品采購和使用要求?:范圍、術語和定義

時間：2021/07/19    點擊量：479

1. 范圍

GB/T35010的本部分用于指導半導體芯片產品的生產、供應和使用,半導體芯片產品包括:

● 晶圓;

● 單個裸芯片;

● 帶有互連結構的芯片和晶圓;

● 小尺寸或部分封裝的芯片和晶圓。

本部分定義了此類芯片產品所需數(shù)據(jù)的最低要求,也有助于含芯片的組件產品設計和采購。它涵蓋了對數(shù)據(jù)的要求如下:

● 產品標識;

● 產品數(shù)據(jù);

● 芯片機械信息;

● 測試、質量、裝配和可靠性信息;

● 處理、運輸和儲存信息。

本部分包括了在研發(fā)和制造過程中用來描述芯片幾何特性、物理性質和連接方法相關數(shù)據(jù)的具體 要求。

2. 術語和定義 IEC60050(所有部分)界定的以及下列術語和定義適用于本文件。

2.1 基本定義 

2.1.1芯片 die 由半導體晶圓分割而成,它可由分立器件或集成電路組成。

2.1.2晶圓 wafer 平而圓的薄片,或者是半導體材料,或者是在襯底上淀積半導體材料在圓片上同時加工出一個或多個電路或器件隨后可將它們分離成芯片。

2.1.3單個芯片 singulateddie 已經從晶圓上分割而成的獨立芯片。

2.1.4芯片分離 singulation;dieseparation 將晶圓切分割成獨立芯片的過程,通過包括切割、激光和金剛刀劃片工藝。

2.1.5裸芯片 baredie 未封裝的半導體分立器件或集成電路,其上表面一般帶有鍵合區(qū),用于與基板或封裝的互連。

2.1.6具有連接結構的裸芯片 barediewithconnectionstructures 未封裝且上面有金屬凸點、引線框架或其他與電路互連的引出端的芯片。注:通常此類芯片將焊料或其他金屬凸點以周圍凸塊或陣列的形式加在芯片的金屬焊盤上(也稱為倒裝芯片),或 為已有用于連接到芯片金屬焊塊上的精密引出端的芯片。

2.1.7最小封裝芯片 minimally-packageddie;MPD 帶有便于操作和有保護作用的外部包裝材料和互連結構的芯片。注:本定義包括芯片級封裝(CSP)和晶圓級封裝(WLP)的封裝技術,其封裝的面積并非顯著大于裸芯片的面積。

2.1.8芯片器件 diedevice 帶或不帶互連結構的裸芯片,或為最小封裝芯片。

2.1.9數(shù)據(jù)包 datapackage 符合本部分出廠的芯片器件的信息總集。

2.2 通用術語

2.2.1芯片 chip 對芯片(die)的泛稱。

2.2.2芯片級封裝 chipscalepackage;chipsizepackage;CSP 封裝技術的一種,此類封裝技術得到的封裝部件只是比所封裝的芯片尺寸稍微大一點。

2.2.3晶圓級封裝 waferlevelpackage;WLP 一種封裝技術的統(tǒng)稱,在晶圓被分割成單個芯片之前,整個晶圓封裝或晶圓上任何互連結構的 封裝。

2.2.4半導體分立器件 discrete(semiconductor) 二端,三端或四端半導體器件。注:半導體分立器件包括單獨的二極管,晶體管和閘流晶體管等。

2.2.5混合電路 hybridcircuit 由芯片、印刷或沉積在基片上的無源元件組成的模塊或帶封裝的部分器件。

2.2.6合格芯片 knowngooddie;KGD 與封裝好的相同芯片具有相同質量和可靠性等級的裸芯片,簡稱 KGD。注:被普遍接受的 KGD定義是指芯片已通過測試或篩選,芯片質量具有與同等封裝元器件一樣的質量與可靠性 指標。

2.2.7封裝 package 為一個或多個半導體芯片膜元件或其他元件提供電連接并提供機械和環(huán)境保護的包封件。

2.2.8封裝過程 packaging 封裝一個或多個電子元器件的過程。

2.2.9包裝材料 packing 用來防止在運輸和儲存過程中由機械、環(huán)境等因素對產品所造成損傷的材料,在產品使用前會被 移除。

2.2.10多芯片組件 multi-chipmodule;MCM 包含兩個或兩個以上芯片或最小封裝芯片的組件。

2.2.11多芯片封裝 multi-chippackage;MCP 包含兩個或兩個以上芯片或最小封裝芯片的封裝。注:參見混合電路(3.2.5)和多芯片組件(3.2.10)。

2.2.12系統(tǒng)級封裝 systeminapackage;SiP 封裝于單個外殼中的功能系統(tǒng)或子系統(tǒng),該封裝包含兩個或多個獨立執(zhí)行單獨系統(tǒng)功能的芯片 器件。

2.2.13多器件子封裝 multi-devicesub-assembly;MDS 包括多個電子器件且包含至少有一個集成電路的子封裝。注:這是一個總稱,它還包括混合電路,MCM,MCP和SiP。

2.2.14焊盤 pad 從芯片上連接到外部能形成電氣特性的引出端。注:對于裸芯片而言沒有外部連接,焊盤只充當引出端本身。對于凸塊芯片而言,引出端就是位于焊盤上的附加的 傳導材料;對于已連接引腳框架的芯片而言,引出端就是從芯片延伸出并連接到焊盤的導體。

2.3 半導體制造和互連術語

2.3.1光刻版 mask a) 半導體制造過程中圖形刻蝕使用的掩膜版; b) 制造過程中各個獨立圖案形成的主要工藝。

2.3.2層 layer 芯片中結構互連的平面。

2.3.3鈍化層 passivation 芯片最外層或最后工藝形成的覆蓋層,通常以半導體氧化物或氮化物來保護、密封芯片有源區(qū),防 止外界帶來的化學或機械污染損傷。注:位于鍵合區(qū)的鈍化層需要開孔以便實現(xiàn)電連接。

2.3.4劃邊槽 scribeline;scribelane 在芯片周圍預留用于在晶圓上進行劃或切割芯片的區(qū)域。注:其他的術語描述有如劃片路、劃片道、切片道等。

2.3.5引線鍵合 wirebonding 將微帶線或微帶與芯片連接的過程。

2.3.6鍵合區(qū) bondpads 芯片上的金屬化區(qū)域,用于實現(xiàn)臨時或永久的導電連接。

2.3.7金屬凸點 bump;pillar;post;column 芯片上凸起的金屬化區(qū)域,用于實現(xiàn)臨時或永久的導電連接。

2.3.8引線框架 leadframe 一種支撐結構,提供引出端和使引出端排列成行構成機械支撐的框架。

2.3.9芯片粘接 dieattach 將芯片與基板實施焊接(或粘接)的工藝和過程。

2.3.10倒裝焊 flip-chip 半導體芯片有源區(qū)域面向互連結構或封裝基板的一種封裝方法。

2.3.11隔膠 interposer 材料被置于兩個表面之間,在兩表面間進行絕緣性、機械強度 和(或)可控的機械應力分離。注:隔膠可作為一種再分配導電連接和(或)允許相鄰表面之間的熱膨脹系數(shù)的不同的方法。

2.3.12再分配 redistribution 通過額外的連接層或使用隔膠使引出端從芯片上移動到更便捷的位置的過程。

2.3.13芯片堆疊 diestacking 晶圓堆疊 waferstacking 將芯片或者晶圓放在彼此上方以形成一個三維芯片堆。注1:芯片通過引線鍵合、邊緣電鍍(印刷)或者硅通孔的方法連接。注2:芯片或晶圓可以背面對正面堆疊,也可正面對正面堆疊。

2.3.14硅通孔 throughsiliconvia;TSV 通過在芯片之間或晶圓之間制作垂直貫穿襯底的金屬化孔,實現(xiàn)金屬互連的技術。注:硅通孔也有可能有凸塊結構,或者后期被粘貼在某一側或兩側的柱墩結構,以便可以支撐芯片的堆疊或者通過 本身可形成銅釘。